

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05167848 A

(43) Date of publication of application: 02.07.93

(51) Int. Cl

H04N 1/40
H01L 27/148
H04N 1/028
H04N 5/335

(21) Application number: 03351606

(22) Date of filing: 11.12.91

(71) Applicant: MINOLTA CAMERA CO LTD

(72) Inventor: NAKAMURA SATOYUKI
TAKADA KENJI

(54) SOLID-STATE IMAGE PICKUP DEVICE


(57) Abstract:

PURPOSE: To obtain an image pickup output in which a variance of every picture element is extremely small by correcting not only a variance of an output of every picture element and a variance caused by sensitivity of the picture element, but also a variance caused by a transistor and a voltage-charge converting element, etc., in the solid-state image pickup device of a natural logarithm type.

CONSTITUTION: The device consists of a solid-state image pickup element CCD whose photoelectric conversion characteristic is a natural logarithm, a means MEM1 for storing an output signal when the solid-state image pickup element CCD is irradiated with a uniform light of a first light quantity, an MEM2 for storing an output signal when the solid-state image pickup element CCD is irradiated with a uniform light of a second light quantity, a first subtracting means DIF1 for taking a difference between the output signal when the light of a first light quantity is radiated and the output signal when the light of a second light quantity is radiated, at every picture element, a second subtracting means DIF2 for taking a difference between an image output signal at the time of photographing a body to be photographed and the output signal when the

light of a second light quantity is radiated, at every picture element, and a dividing means COR for taking a ratio of the outputs of a first and a second subtracting means DIF1, DIF2.

COPYRIGHT: (C)1993,JPO&Japio



Best Available Copy

26134 (07) JP

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-167848

(43)公開日 平成5年(1993)7月2日

(51)Int.Cl. ⁶	識別記号	序内整理番号	F I	技術表示箇所
H 04 N 1/40	101 A	9068-5C		
H 01 L 27/148				
H 04 N 1/028	A	9070-5C		
5/335	P	8838-5C		
		7210-4M	H 01 L 27/14	B

審査請求 未請求 請求項の数1(全10頁)

(21)出願番号 特願平3-351606
 (22)出願日 平成3年(1991)12月11日


(71)出願人 000006079
 ミノルタカメラ株式会社
 大阪府大阪市中央区安土町二丁目3番13号
 大阪国際ビル
 (72)発明者 中村 里之
 大阪市中央区安土町二丁目3番13号 大阪
 国際ビル ミノルタカメラ株式会社内
 (72)発明者 高田 謙二
 大阪市中央区安土町二丁目3番13号 大阪
 国際ビル ミノルタカメラ株式会社内
 (74)代理人 弁理士 佐野 静夫

(54)【発明の名称】 固体撮像装置

(57)【要約】

【目的】自然対数型の固体撮像装置において、画素ごとの出力のばらつきを画素の感度によるばらつきとともに、トランジスタや電圧-電荷変換素子等によるばらつきも補正し、それによって画素ごとのばらつきの極めて少ない撮像出力を得るようにする。

【構成】光電変換特性が自然対数である固体撮像素子C CDと、この固体撮像素子に均一な第1の光量の光が照射されたときの出力信号を記憶する手段MEM1と、固体撮像素子に均一な第2の光量の光が照射されたときの出力信号を記憶する手段MEM2と、前記第1の光量の光が照射されたときの出力信号と第2の光量の光が照射されたときの出力信号の差を各画素ごとにとる第1減算手段DIF1と、被写体撮影時の画像出力信号と前記第2の光量の光が照射されたときの出力信号の差を各画素ごとにとる第2減算手段DIF2と、前記第1、第2減算手段の出力の比をとる除算手段CORと、から成っている。



1

【特許請求の範囲】

【請求項1】光電変換特性が自然対数である固体撮像素子と、前記固体撮像素子に均一な第1の光量の光が照射されたときの出力信号を記憶する手段と、前記固体撮像素子に均一な第2の光量の光が照射されたときの出力信号を記憶する手段と、前記第1の光量の光が照射されたときの出力信号と第2の光量が照射されたときの出力信号の差を各画素ごとにとる第1減算手段と、被写体撮影時の画像出力信号と前記第2の光量の光が照射されたときの出力信号の差を各画素ごとにとる第2減算手段と、前記第1、第2減算手段の出力の比をとる除算手段と、から成る固体撮像装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は固体撮像装置に関するものであり、特にその光電変換特性が自然対数である固体撮像装置に関する。

【0002】

【従来の技術】固体撮像装置は、小型・軽量で低消費電力であるのみならず、画像歪や焼き付きがなく、振動や磁界などの環境条件に強い。また、LSIと共に製造される類似の工程で製造できることから、信頼性が高く、量産にも適している。このため現在、1次元カラー固体撮像装置はカラーファクシミリやディジタルカラーコピア・カラーイメージスキャナーなどに、2次元固体撮像装置はビデオカメラなどに幅広く用いられている。

【0003】この固体撮像装置の1つの問題点として、その出力に各画素ごとのばらつきが生じるということが挙げられる。特開昭58-177071号や特開昭60-241370号では、従来から使用されているリニアな光電変換特性を有する固体撮像装置に対して、このばらつきを補正する技術が提案されている。前者は乗除算を用いて画素ごとの感度のばらつきを補正することを提案し、後者は前者による補正に加えて、さらに均一な光を照射したときのデータとダーク時（光を照射しないとき）のデータとを用いて暗電流のばらつきを補正することを提案している。

【0004】

【発明が解決しようとする課題】しかしながら、この2つの方法は、自然対数型の光電変換特性を有する固体撮像装置に対しては有効でない。

【0005】本件出願人は、既に出願した特願平3-178170号において、光電変換特性が自然対数型である固体撮像装置の画素感度ばらつきを補正する技術を提案している。この技術を用いることによって感度のばらつきのはせいを行なうことは可能であるが、対数圧縮用電界効果トランジスタの対数特性の不均一性や積分コン

2

デンサの容量の不均一性等の周辺回路のばらつきまで補正することはできなかった。

【0006】本発明は自然対数型の光電変換特性を有する固体撮像装置において、画素ごとの感度のばらつきを補正するとともに、対数圧縮用電界効果トランジスタの対数特性の不均一性や積分コンデンサの容量不均一性等の周辺回路のばらつきまで補正することが可能な固体撮像装置を提供することを目的とする。

【0007】

【課題を解決するための手段】上記の目的を達成するため本発明の固体撮像装置は、光電変換特性が自然対数である固体撮像素子と、この固体撮像素子に均一な第1の光量の光が照射されたときの出力信号を記憶する手段と、固体撮像素子に均一な第2の光量の光が照射されたときの出力信号を記憶する手段と、前記第1の光量の光が照射されたときの出力信号と第2の光量の光が照射されたときの出力信号の差を各画素ごとにとる第1減算手段と、被写体撮影時の画像出力信号と前記第2の光量の光が照射されたときの出力信号の差を各画素ごとにとる第2減算手段と、前記第1、第2減算手段の出力の比をとる除算手段と、から成る固体撮像装置。

【0008】

【作用】このような構成によると、第1減算手段で減算を行なうことによりフォトダイオード等の感度のばらつきに関する係数は除去され、同様に第2減算手段でも感度のばらつきに関する係数は除去される。これらの第1、第2減算手段の出力には傾きの原因となる係数は残っているが、除算手段で比をとることにより、その傾きの原因となる係数は除去される。従って、最終的には画素ごとのばらつきの原因となる係数は存在しないことになり、除算手段の出力は画素ごとのばらつきのない優れた画像信号となる。

【0009】

【実施例】まず、本発明の具体例を説明する前に、本発明が対象としている自然対数型光電変換特性をもつ固体撮像装置の対数圧縮変換の原理について述べる。MOSトランジスタでは、ゲート電圧が閾値電圧以下のときサブスレッショルド電流（sub-threshold current）と呼ばれる微少電流が流れる。これはゲート酸化膜直下のシリコン表面が弱反転（weak inversion）状態になることに起因しており、サブスレッショルド電流は、一般にMOSトランジスタの好ましくない特性の1つと考えられてきた。本発明の固体撮像装置では、このサブスレッショルド電流を逆に利用して光電変換特性を制御するようにしている。

【0010】サブスレッショルド電流は以下のように表わされる（参考文献；R.M.Swanson and J.D.Meindl, "Ion-implanted complementary MOS transistors in low-voltage circuits," IEEE Journal of Solid-State Circuits, vol. SC-7, No.2, pp.146-153, Apr. 1972）。

即ち、MOSトランジスタのドレイン電流 I_D は、 $n \cdot \frac{q}{n k T} \cdot n^2 \cdot (k T/q)$ のとき、
チャンネルMOSトランジスタの場合、 $V_G - V_S \leq V_T + \frac{q}{n k T}$

$$I_D = (Z/L) \mu n C_o (1/m) (n k T/q)^2 \exp [(-q/n k T) (V_G - V_S - V_T - n k T/q)] \cdot (1 - \exp [(-m q/n k T) (V_D - V_S)]) \quad \dots \dots (1)$$

ここで、 V_G ：ゲート電圧

※ T ：絶対温度

V_D ：ドレイン電圧

C_o ：ゲート絶縁膜容量

V_S ：ソース電圧

[0011] また、 $m = (C_o + C_d)/C_o$

V_T ：閾値電圧

10 $n = (C_o + C_d + C_{fs})/C_o$

Z ：トランジスタチャンネル幅

$C_{fs} = q N_{fs}$

L ：トランジスタチャンネル長

であり、 C_d ：空乏層容量 N_{fs} ：表面準位密度である。 $N_{fs} = 0$ のときには $m = n$ であり、このとき

μn ：電子移動度

(1) 式より、

q ：電子電荷量

※ $V_D - V_S > k T/q$ ならば

k ：ボルツマン定数

$$I_D = I_{D0} \exp [(-q/n k T) (V_G - V_S - V_T)] \quad \dots \dots (2)$$

$$I_{D0} = (Z/L) \mu n C_o (1/n) (n k T/q)^2 \exp [-1] \quad \dots \dots (3)$$

を得る。(2) 式は、 $V_G - V_S \leq V_T + n (k T/q)$ 、 $V_D - V_S > k T/q$ のときドレイン電流がゲート・ソース間電圧の指數函数であることを示している。

★SにはDC電圧 V_{SS} が、MOSトランジスタ2aのバックゲート(基板)にはDC電圧 V_{SUB} が印加されている。尚、ここで $V_{DD} > V_{SS} \geq V_{SUB}$ であり、フォトダイオード1には逆バイアスが、MOSトランジスタ2aのソースS及びドレインDと基板にも逆バイアスが印加されている。

[0012] 本発明では、以下に示すように、MOSトランジスタの前記微少電流特性を積極的に利用する。図1は、本発明に係る固体撮像装置内の1画素の構成例を示したものである。ここで、pn接合フォトダイオード1が感光部を形成し、そのアノードがnチャネルMOSトランジスタ2aのドレインDとゲートGに接続されている。また、フォトダイオード1のカソードにはDC(直流)電圧 V_{DD} が、MOSトランジスタ2aのソース★

[0013] 感光部に光が入射すると光の強度に比例した光電流 I_p がフォトダイオード1のカソードからアノードへ流れる。一方、MOSトランジスタ2aを流れる電流 I_D は、

$V_D = V_G$ だから

$$(k T/q) < V_G - V_{SS} \leq V_T + n k T/q \quad \dots \dots (4)$$

のとき(2)式より

30

$$I_D = I_{D0} \exp [(-q/n k T) (V_G - V_{SS} - V_T)] \quad \dots \dots (5)$$

☆だから、

となる。定常状態では

☆

$$I_p = I_{D0} \exp [(-q/n k T) (V_G - V_{SS} - V_T)] \quad \dots \dots (6)$$

を得る。これより

$$V_G = V_{SS} + V_T + (n k T/q) \ln (I_p/I_{D0}) \quad \dots \dots (7)$$

となり、(4)式が満たされていれば、光電流が対数変換されて電圧 V_G となることが分かる。

◆することにより満足させることができる。(2)式より I_D は V_T の函数であり、一方 V_T は次のようにあらわさ

[0014] (4)式は以下に示すように、電圧を調整◆れる。

$$V_T = \Phi_{MS} - q N_{fs} / C_o + 2 \Phi_f + \sqrt{2 \epsilon_s i \epsilon_o q N_B (|2 \Phi_f| + V_S - V_{SUB})} / C_o \quad \dots \dots (8)$$

ここで、 Φ_{MS} ：ゲート電極とシリコン基板の仕事函数差

[0015] 以下、実施例を挙げて説明する。ここで、
次の定数を用いる。

Φ_f ：シリコン基板フェルミレベル

$N_B = 1 \times 10^{13} / \text{cm}^3$

ϵ_s ：シリコン比誘電率

$Z/L = 1$

ϵ_o ：真空誘電率

$\mu n = 1000 \text{ cm}^2 / \text{V} \cdot \text{sec}$

N_B ：シリコン基板不純物濃度

$T = 300 \text{ K}$

即ち、(8)式より $V_{SS} - V_{SUB} (= V_S - V_{SUB})$ によ

$C_o = 3.5 \times 10^{-9} \text{ F/cm}^2$

って V_T が変化し、これによって I_D も変化することから、 V_{SUB} を適切に設定することによって(4)式を満たす動作状態とすることができるのである。

ゲート電極をアルミニウムとすれば上記基板濃度のと

$$\Phi_{MS} = -0.9V$$

となる。また、簡単のために

$$Cd = Cf_s = 0, Nf_s = 0$$

* とすれば、

$$m = n = 1$$

* となる。このとき、

$$I_{DD} = 1000 \times 3.5 \times 10^{-9} \times (0.026)^2 \times 0.368 \\ = 8.70 \times 10^{-9}$$

[0016] 一方、閾値電圧は $V_S - V_{SUB} = 0V$ のとき

$$VT(0) = -0.9 + 0.58 \\ + \sqrt{(2 \times 11.7 \times 8.85 \times 10^{-11} \times 1.6 \times 10^{-11} \\ \times 10^{11} \times 0.58) / (3.5 \times 10^{-9})} = 0.08$$

$$V_S - V_{SUB} = 5V$$
 のとき

10※ フォトダイオード1のカソードにはDC電圧 V_{DD} が第1

$$VT(5) = 0.91$$

MOSトランジスタ2aのソースにはDC電圧 V_{SS1}

素子面照度として、以下の範囲を対象とする。

が、第2 MOSトランジスタ2bのドレインにはDC電

$$0.1\text{ルクス} \sim 10^{-4}\text{ルクス}$$

圧 V_{DD2} が印加されている。更に、第2 MOSトランジ

このときフォトダイオードの面積を $100\mu\text{m}^2$ とすれ
ば、光電流 I_p は大略以下のようになる。

スタ2bのソースは容量Cのコンデンサ3を介してDC

$$10^{-4} \sim 10^{-3}A$$

電圧 V_{SS2} に接続されている。一方、第1 MOSトラン

上記光電流と(7)式より $V_G - V_{SS}$ は下記範囲とな
る。

ジスタ2aの基板にはDC電圧 V_{SUB1} が印加され、第2

$$VT - 0.06 \sim VT - 0.36$$

MOSトランジスタ2bの基板には、第2 MOSトラン

即ち、

ジスタ2bが第1 MOSトランジスタ2aと同一の基板

$$V_S - V_{SUB} = 0V$$
 のとき $0.02 \sim -0.28$

上叉はウェル内に形成される場合にはDC電圧 V_{SUB1} が

$$V_S - V_{SUB} = 5V$$
 のとき $0.85 \sim 0.55$

印加され、第2 MOSトランジスタ2bが第1 MOSトラン

となり、 $V_S - V_{SUB} = 0V$ のときには(4)式は満足し
ないが、 $V_S - V_{SUB} = 5V$ とすれば(4)式が満足され
ることが分かる。以上のように、 V_{SUB} を適切な電圧と
することによって、光電流を対数圧縮した電圧に変換す
ることができる。

ジスタ2bと異なる基板上叉はウェル内に形成され
る場合にはDC電圧 V_{SUB2} が印加又は第2 MOSトラン

[0017] 図2は、図1に示した実施例に積分回路を
付加した固体撮像装置の1画素の構成例を示したもの
である。ここで、pn接合フォトダイオード1が感光部形
成し、このアノードが第1のnチャネルMOSトランジ
スタ2aのドレインとゲート及び第2のnチャネルMO
Sトランジスタ2bのゲートに接続されている。また、※
S

30 トランジスタ2bのソースに接続されている場合について行
う。

[0018] この実施例では、以下に示すように、光電

$$VG = V_{SS1} + VT + (nkT/q) \ln (Ip/I_{DD}) \dots (9)$$

流 I_p の積分値が対数圧縮されて、第2 MOSトランジ

となり、第2 MOSトランジスタ2bを流れる電流 I_z ★ ★ は

トランジスタ2bのソースとコンデンサ3の接続点の電圧 V_0 と

$$I_z = I_{DD} \exp [(q/nkT) (VG - V_0 - VT)] \dots (10)$$

★ ★ [0020] また、次の関係が成り立つ。

$$I_z = C (dV_0/dt) \dots (11)$$

(9)、(10)、(11)式より次式を得る。

$$C (dV_0/dt) = I_p \exp [(q/nkT) (V_{SS1} - V_0)]$$

即ち、

$$\exp [(q/nkT) (V_0 - V_{SS1})] dV_0 = (I_p/C) dt \dots (12)$$

$t = 0$ のとき $V_0 = V_{01}$ として(12)式を積分する ◆ ◆ と、

$$V_0 = V_{SS1} + (nkT/q) \ln [(q/nkT) \int I_p dt]$$

$$+ \exp [(q/nkT) (V_{01} - V_{SS1})] \dots (13)$$

を得る。

さいほど小さくなることから、第1 MOSトランジスタ

[0021] (13)式は、光電流 I_p の積分値と V_{01}
 $- V_{SS1}$ で決まる一定値との和が電圧 V_0 に対数変換され
ることを示している。この一定値は、 $V_{01} - V_{SS1}$ が小

2aのソース電圧に対して V_0 の初期値 V_{01} を低く設定
すればより正確に対数変換できることになる。

50 [0022] 以上述べた回路により得られた出力電圧

は、例えば電位平衡法（武石、香山監証”電荷転送デバイス”P.43を参照）などによってCCDに電荷入力することができる。このとき、CCDへ送られる電荷量 Q_0 は(13)式より

$$Q_0 = C V_0 = C V_{SS1} + \left(n k T / q \right) \ln \left[\left(q / n k T C \right) \int I_p dt + \exp \left(\left(q / n k T \right) \left(V_0 - V_{SS1} \right) \right) \right] \dots \dots (14)$$

となる。

【0023】更に、CCDの出力段より得られる出力電圧

$$V_0' = Q_0 / C_0 = \left(C / C_0 \right) V_{SS1} + \left(n k T C / q C_0 \right) \ln \left[\left(q / n k T C \right) \int I_p dt + \exp \left(\left(q / n k T \right) \left(V_0 - V_{SS1} \right) \right) \right] \dots \dots (15)$$

となる。

【0024】ここで、今、トランジスタ2a、2b及びCCDの入力部の駆動条件を選ぶことで $V_0 - V_{SS1} \leq 0$ とすることは可能であるからこの場合、 $\exp \{ (q / n k T) \}$

$$V_0' = \left(C / C_0 \right) V_{SS1} + \left(n k T C / q C_0 \right) \ln \left[\left(q / n k T C \right) \int I_p dt \right] \dots \dots (16)$$

と簡単化することができる。

$$V_0' = \left(C / C_0 \right) V_{SS1} + \left(n k T C / q C_0 \right) \ln \left(q / n k T C \right) + \left(n k T C / q C_0 \right) \ln \int I_p dt \dots \dots (17)$$

となる。

【0026】(17)式においてCは図2に示すように画素単位に設けられた電荷蓄積用の容量であり、 C_0 はCCDの出力段の容量で電荷を電圧に変換するためのものである。また、nは各画素のMOSトランジスタの組成、構造によって決まる値である。よって、画素ごとの値が異なるのはC、n、 I_p のみで C_0 、k、T、q、 V_{SS1}

$$V_0' = A + \left(n k T C / q C_0 \right) \ln \int I_p dt \dots \dots (18)$$

更に、 $n k T C / q C_0$ の項もn、Cの値によって一意的に決まるから $n k T C / q C_0 = B$ とおくと、(18)式は

$$V_0' = A + B \ln \int I_p dt \dots \dots (19)$$

【0028】ここで、フォトダイオードの感度について考える。ある画素のフォトダイオードの感度が α で与えられるとき、光量 L とすれば、

$$V_0' = A + B \ln \int \alpha L dt \dots \dots (20)$$

更に、感度 α は時間的に不变であるから、 $L \neq 0$ のとき、(21)式は

$$V_0' = A + B \ln \alpha + B \ln \int L dt \dots \dots (22)$$

とおくことができる。

【0029】これより実際の画素間ばらつき補正の方法について説明する。一般に、出力電圧は(22)式である

$$V_i = A_i + B_i \ln \alpha_i + B_i \ln \int L_i dt \dots \dots (23)$$

$i = 1, 2, 3 \dots$

と表される。

【0030】即ち、図3に示したように、受光量と出力電圧の関係をグラフで表すと、 $A_i \cdot B_i \cdot \alpha_i$ が画素ごとに異なるため、傾きとある受光量におけるオフセットが画素ごとに異なってしまう。これを、図3に示した◆

$$V_i(L) = A_i + B_i \ln \alpha_i + B_i \ln \int L_i dt \dots \dots (24)$$

と表される。また、別の均一光 L' が与えられたときの* *出力電圧 $V_i(L')$ は

$$V_i(L') = A_i + B_i \ln \alpha_i + B_i \ln \int L' dt \dots \dots (25)$$

$i = 1, 2, 3 \dots$

【0032】ここで、各画素ごとに(24)式より(25)式を差し引くと、

20 【0027】これらのことから光量の多少にかかわらず $(C / C_0) V_{SS1}$ と $(n k T C / q C_0) \ln (q / n k T C)$ の項はn、Cが決まれば一意的に決まる。これを簡単のため $(C / C_0) V_{SS1} + (n k T C / q C_0) \ln (q / n k T C) = A$ とおくと、(17)式は

$$V_0' = A + B \ln \int \alpha L dt \dots \dots (20)$$

$$V_0' = A + B \ln \alpha + B \ln \int L dt \dots \dots (22)$$

☆らわされるが、定数A、B、 α は画素ごとに異なる定数であるため、i番目画素の出力電圧 V_i は

$$V_i = A_i + B_i \ln \alpha_i + B_i \ln \int L_i dt \dots \dots (23)$$

◆ようやく、基準出力線に一致するよう補正するのが本発明の目的である。

【0031】次に、補正の具体的方法を説明する。まず、均一光しが与えられたときの出力電圧 $V_i(L)$ は

$$\begin{aligned}
 & 9 \quad 10 \\
 V_i(L) - V_i(L') &= B_i \ln \int L_i dt - B_i \ln \int L' i dt \\
 &= B_i \ln (\int L_i dt / \int L' i dt) \\
 &\dots\dots (26) \\
 &i=1, 2, 3\dots
 \end{aligned}$$

基準画素を仮に $i = 0$ として同様の計算を行うと、

$$\begin{aligned}
 V_0(L) - V_0(L') &= B_0 \ln (\int L_i dt / \int L' i dt) \\
 &\dots\dots (27)
 \end{aligned}$$

[0033] (27) 式を (26) 式で辺々除算を行う* *と、

$$\begin{aligned}
 & (V_0(L) - V_0(L')) / (V_i(L) - V_i(L')) \\
 &= (B_0 \ln (\int L_i dt / \int L' i dt)) \\
 &/ (B_i \ln (\int L_i dt / \int L' i dt)) = B_0 / B_i \\
 &\dots\dots (28)
 \end{aligned}$$

[0034] ところで、今画像信号 L_i が与えられたと※※き、その出力電圧は

$$V_i(L_i) = A_i + B_i \ln \alpha_i + B_i \ln \int L_i dt \dots\dots (29)$$

(29) 式から (25) 式を引いて

$$\begin{aligned}
 V_i(L_i) - V_i(L') &= B_i \ln (\int L_i dt / \int L' i dt) \\
 &\dots\dots (30)
 \end{aligned}$$

[0035] (30) 式に (28) 式を辺々乗じると、

$$\begin{aligned}
 & (V_0(L) - V_0(L')) / (V_i(L) - V_i(L')) \\
 &\times (V_i(L_i) - V_i(L')) \\
 &= (B_0 \ln (\int L_i dt / \int L' i dt)) \\
 &= (B_0 \ln \int L_i dt - B_0 \ln \int L' i dt) \dots\dots (31)
 \end{aligned}$$

[0036] (31) 式において右辺には画素ごとのばらつきの要因となる係数は存在しない。よって、光量 L_i によってのみ画素ごとの出力差が生じるため、画素ごとのフォトダイオードの感度、電荷蓄積容量、MOSトランジスタのばらつきに起因する出力差はこの補正方法でゼロとなる。

[0037] ところで、先に述べた従来例（特開昭60-241370号）では受光量と出力電圧とがリニアな★30

$$V_i(L) = A_i + B_i \ln i + B_i \ln \int L dt \dots\dots (32)$$

[0038] また、 $L' = 0$ のときには (15) 式から

$$V_i(L') = (C_i / C_0) V_{01} \dots\dots\dots (33)$$

（但し、 $L' = 0$ 、 C_i は i 番目画素の電荷蓄積容量） ☆と、

(32) 式と (33) 式より本発明と同様の計算を行う☆

$$\begin{aligned}
 V_i(L) - V_i(L') &= A_i + B_i \ln \alpha_i + B_i \ln \int L dt \\
 &- (C_i / C_0) V_{01} \dots\dots (34)
 \end{aligned}$$

[0039] ここで、 $(C_i / C_0) V_{01}$ の項も画素ごとに異なる定数であるから $(C_i / C_0) V_{01} = D_i$ と◆

$$\begin{aligned}
 V_i(L) - V_i(L') &= A_i + B_i \ln \alpha_i - D_i + B_i \ln \int L dt \\
 &\dots\dots (35)
 \end{aligned}$$

となり、画素間のばらつきとなる A_i 、 $B_i \ln \alpha_i$ の項を消去することができないだけでなく、更に $-D_i$ という新たなるばらつきの項が発生するため、ばらつき補正が不可能となる。

[0040] 図4は、本発明を適用した固体撮像装置のブロック図である。CCDは、受光量に対してその出力電圧が自然対数体に変化する特性を持つ固体撮像素子である。A/Dは、前述の固体撮像素子CCDより出力された電圧をディジタル値に変換するためのA/D変換器

★特性を持つ固定撮像素子の場合に似たような方法で補正を行っている。具体的には、ある明るい均一光を照射し、出力をサンプリングし、次に光量ゼロ $L' = 0$ の状態でサンプリングをし、その2つのデータを元に上記方法で画素間ばらつきの補正を行っている。しかし、この方法で対数圧縮回路付き固体撮像素子の補正を行うと、均一光 L 照射時は (24) 式と同じで

◆おくと、(34) 式は

である。MEM1及びMEM2は、前記A/D変換器により変換されたディジタル値を記憶するためのメモリーで、RAM又はPROM等によりなる。D1F1及びD1F2はディジタル減算回路、CORはディジタル補正回路である。DEVは、記憶装置及びプリンター等の出力装置を表す。

[0041] 照度 L の均一光照射時の固体撮像素子CCDの各画素の出力電圧は、A/D変換器A/Dにてディジタル値である均一光データ1に変換され、メモリーM

11

EM1に記憶される。次に、照度L'の均一光が照射され、そのときのCCD各画素の出力電圧は、A/D変換後、均一光データ2としてMEM2に記憶される。メモリーMEM1、MEM2へのデータ記憶は一度記憶しておくだけでよい。従って、固体撮像装置の製造段階で記憶しておくことも可能である。ただし、その場合にはメモリーとしてEEPROMやE'PROMの如くバックアップ電源を要しないメモリーが必要である。

【0042】そして、画像撮像時には、各画素ごとのCCDの出力電圧がA/D変換器にてデジタル値である画像データに変換される。そのとき、MEM1とMEM2から各画素に対応する均一光データ1と均一光データ2が読み出され、デジタル減算回路D1F1にて両者の差が取られ、均一光データ3として出力される。併せて、各画素ごとの画像データと均一光データ2との差*

$$V_G = V_{SS1} + VT_1 + (n_1 k T / q) I_n (I_p / 100) \quad \dots \dots (36)$$

$$I_z = 100 \exp \{ (q / n_2 k T) (V_G - V_0 - VT_2) \} \quad \dots \dots (37)$$

これと(11)式より、V0を求める、数1の(3)
8)式となる。

【0045】従って、CCDの出力段より得られる出力電圧V0'は、数2の(39)式となる。

【0046】ここで、駆動条件を選べば、V01-VSS1-
-VT1+VT2<<0とすることができるので、(39)
式は、数3の(40)式の如く簡単化できる。

【0047】更に、変形すると数4の(41)式となる。
ここで、右辺第1項～第3項は画素ごとに決まる定
数であるから、数5の(42)式と書くことができる。

【0048】従って、(20)式を代入して数6の(4
3)式を得る。更に、感度αは時間的に不变であるか
ら、数7の(44)式となり、これより、i番目の画素
の出力電圧Viは、数8の(45)式と表わされる。

【0049】次に、補正の具体的方法を説明する。
まず、均一光L'が与えられたときの出力電圧は、数9の*

$$V_0 = V_{SS1} + VT_1 - VT_2 + (n_2 k T / q) I_n \\ \{ (q / n_2 k T C I D O^{(n_1 / n_2) - 1}) \int I p^{n_1 / n_2} dt \\ + \exp \{ (q / n_2 k T) (V_01 - V_{SS1} - VT_1 + VT_2) \} \} \dots \dots (38)$$

【0054】

★40★【数2】

$$V_0' = (C / C_0) (V_{SS1} + VT_1 - VT_2) + (n_2 k T C / q C_0) I_n \\ \{ (q / n_2 k T C I D O^{(n_1 / n_2) - 1}) \int I p^{n_1 / n_2} dt \\ + \exp \{ (q / n_2 k T) (V_01 - V_{SS1} - VT_1 + VT_2) \} \} \dots \dots (39)$$

【0055】

【数3】

*が、デジタル減算回路D1F2にて取られ、画像データ1として出力される。この均一光データ3と画像データ1はデジタル補正回路CORに送られ、ここで両者の比が計算され、同時に基準電圧(即ちV0(L)-V0(L'))が乗算される。このようにして、各画素ごとの補正データが求められ、出力装置DEVに送られる。

【0043】さて、これまで第1MOSトランジスタと第2MOSトランジスタの特性と同一と仮定してきたが、同一でない場合について以下に述べる。この場合、閾値電圧VTとnの値が異なってくるので、第1MOSトランジスタに対してVT1・n1、第2MOSトランジスタに対してVT2・n2とおくと、(9)、(10)式は次のようになる。

【0044】

$$V_G = V_{SS1} + VT_1 + (n_1 k T / q) I_n (I_p / 100) \quad \dots \dots (36)$$

$$I_z = 100 \exp \{ (q / n_2 k T) (V_G - V_0 - VT_2) \} \quad \dots \dots (37)$$

※(46)式となる。

【0050】L'が与えられたときは、数10の(4)
7)式となる。(46)式より(47)式を引くと、数
11の(48)式となる。

【0051】基準画素を仮にi=0として同様の計算を行ふと、数12の49式となり、(49)式と(48)式で辺々割算を行ふと、数13の(50)式となる。

【0052】n10/n20=n1i/n2i、即ちn1とn2の比が各画素で等しい場合、(50)式は、数14の(51)式となり、(28)式と等しくなり、第1MOSトランジスタと第2MOSトランジスタの特性が同一の場合と同じ結果となるので、同様の方法で補正が完全に行える。

【0053】

【数1】

(8)

特開平5-167848

13

14

$$\begin{aligned} V_0' &= (C/C_0) (V_{SS1} + V_{T1} - V_{T2}) + (n^{2k} T C / q C_0) \ln \\ &\quad \{ (q / n^{2k} T C) \int I p^{n1/n2} dt \} \\ &\quad \dots \dots (40) \end{aligned}$$

[0056]

* * [数4]

$$\begin{aligned} V_0' &= (C/C_0) (V_{SS1} + V_{T1} - V_{T2}) \\ &\quad + \{ (n^{2k} T C / q C_0) \ln (q / n^{2k} T C) \} \\ &\quad - \{ (n^{2k} T C / q C_0) \ln \int I D_0^{(n1/n2)-1} dt \} \\ &\quad + \{ (n^{2k} T C / q C_0) \ln \int I p^{n1/n2} dt \} \\ &\quad \dots \dots (41) \end{aligned}$$

[0057]

* * [数5]

$$V_0' = A_i + B_i \ln \int I p^{n1/n2} dt \quad \dots \dots (42)$$

[0058]

★ ★ [数6]

$$V_0' = A_i + B_i \ln \int (\alpha L)^{n1/n2} dt \quad \dots \dots (43)$$

[0059]

★ ★ [数7]

$$V_0' = A_i + B_i \ln \alpha^{n1/n2} + B_i \ln \int L^{n1/n2} dt \quad \dots \dots (44)$$

[0060]

◆ ◆ [数8]

$$\begin{aligned} V_i' &= A_i + B_i \ln \alpha i^{n1/n2} + B_i \ln \int L^{n1/n2} dt \\ &\quad \dots \dots (45) \end{aligned}$$

(i = 1, 2, 3 ...)

[0061]

* * [数9]

$$\begin{aligned} V_i(L) &= A_i + B_i \ln \alpha i^{n1/n2} + B_i \ln \int L^{n1/n2} dt \\ &\quad \dots \dots (46) \end{aligned}$$

[0062]

* * [数10]

$$\begin{aligned} V_i(L') &= A_i + B_i \ln \alpha i^{n1/n2} + B_i \ln \int L'^{n1/n2} dt \\ &\quad \dots \dots (47) \end{aligned}$$

[0063]

★ ★ [数11]

$$\begin{aligned} V_i(L) - V_i(L') &= B_i \ln (\int L^{n1/n2} dt) / \int L'^{n1/n2} dt \\ &\quad \dots \dots (48) \end{aligned}$$

[0064]

★ ★ [数12]

$$\begin{aligned} V_0(L) - V_0(L') &= B_0 \ln (\int L^{n1/n2} dt) / (\int L'^{n1/n2} dt) \\ &\quad \dots \dots (49) \end{aligned}$$

[0065]

◆ ◆ [数13]

$$\begin{aligned} \{V_0(L) - V_0(L')\} / \{V_i(L) - V_i(L')\} &= B_0 \ln \{(\int L^{n1/n2} dt) / (\int L'^{n1/n2} dt)\} \\ &/ \{B_i \ln (\int L^{n1/n2} dt) / \int L'^{n1/n2} dt\} \\ &\quad \dots \dots (50) \end{aligned}$$

[0066]

[数14]

15

16

$$\{V_0(L) - V_0(L')\} / \{V_i(L) - V_i(L')\} = B_0 / B_i$$

..... (51)

【0067】

【発明の効果】以上説明したように本発明によれば、第1減算手段で減算を行なうことによりフォトダイオード等の感度のばらつきに関する係数は除去され、同様に第2減算手段でも感度のばらつきに関する係数は除去される。そして、これらの第1、第2減算手段の出力には傾きの原因となる係数は残っているが、除算手段で比をとることにより、その傾きの原因となる係数は除去される。このようにして最終的には画素ごとのばらつきの原因となる係数は存在しないことになり、除算手段の出力は画素ごとのばらつきのない優れた画像信号となる。

【0068】このような効果以外に、本発明によれば回路構成に関する効果も期待できる。即ち、画素の感度ばらつきの補正に関し前述した特開昭58-177071号では乗除算を行なう構成となっているが、乗除算を行なう回路は一般に複雑な構成となり、ソフト的に乗除算を行なう場合は計算のスピードが遅くなるという欠点がある。これに対し本発明では減算により感度のばらつきを補正するようになっているので、それを実現する回路は構成が簡単となり、ソフト的に行なう場合は処理スピードが早くなる。勿論、本発明でも除算手段を設ける必*

*要があるが、それは感度のばらつき補正ではなく、光電変換特性の傾き補正用であり、特開昭58-177071号の装置に存しない補正機能である。

【図面の簡単な説明】

【図1】 本発明の実施に係る固体撮像装置の一部を示す図。

【図2】 本発明の固体撮像装置の他の実施例の一部を示す図

【図3】 その固体撮像装置の出力ばらつきの補正に関して説明する図。

【図4】 本発明の固体撮像装置の全体の構成を示すブロック回路図。

【符号の説明】

1 フォトダイオード

2 a, 2 b MOSトランジスタ

3 電荷蓄積用コンデンサ

20 MEM1, MEM2 メモリー

DIF1, DIF2 ディジタル減算回路



COR デジタル補正回路

DEV 出力装置


【図1】

【図2】

【図3】



【図4】



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- EASED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER: _____**

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.